8.1 PLD
8.1.1 PLD基本结构
PLD阵列由一个与阵列和一个或阵列构成，与阵列输出为输入的与-或函数，每个与门的输出产生某些输入变量的与项作为或阵列的输入。每个或门的输出端产生输入变量的与或表达式
4种主要类型：
- 可编程只读存储器PROM
- 可编程逻辑阵列PLA
- 可编程阵列逻辑PAL
- 通用阵列逻辑GAL
8.2 低密度可编程逻辑器件
8.2.1 可编程只读存储器PROM
半导体存储器按功能分类：随机存放存储器RAM，只读存储器ROM
PROM逻辑结构：主要由地址译码器和存储器两部分组成
由一个固定连接的与阵列和一个可编程连接的或阵列构成
分类：
- 一次编程ROM（PROM）：所有存储元均被加工成同一状态，用户可以通过编程将某些存储元的状态改变为另一状态，这种编程只能执行一次，编程完毕之后不能再改变。
- 可抹可编程（EPROM）：可以通过用户专用的紫外线灯照射受光窗口使原存储内容抹去，只能整体擦除。
- 电可抹可编程（EEPROM）：擦除速度快，允许改写次数远高于EPROM
- 快闪存储器（Flash Mem）
8.2.2 可编程逻辑阵列PLA
与阵列和或阵列均可编程。
8.2.3 可编程阵列逻辑PAL
与阵列可编程，或阵列固定。
8.2.4 通用逻辑阵列GAL
与PAL相同，与阵列可编程而或阵列固定，但在输出端集成有输出宏单元（OLMC），允许用户定义每个输出的结构和功能。
8.3 高密度可编程逻辑器件
8.3.1 现场可编程门阵列
FPGA
8.4 在系统编程技术简介
8.4.1 ISP
8.4.2 ISP逻辑器件
归纳：
可编程的部分有：
- PROM的或门阵列
- PLA的与/或门阵列
- PAL的与门阵列
- GAL的与门阵列
不可编程的部分有：
- PROM的与门阵列
- PAL的或门阵列
- GAL的或门阵列